当前位置:首页>>产品中心>>DNVUF4A

    DNVUF4A

  • 型号:DNVUF4A
  • 介绍:

    DNVUF4A是一个完整的逻辑原型系统,使ASIC或IP设计人员能够以较低的现有解决方案成本,对逻辑和存储器设计进行原型设计。 DNVUF4A是一个独立系统,可以通过4通道PCIe电缆(GEN3),USB或以太网进行托管。配置有四个Virtex UltraScale VU440的单个DNVUF4A可以仿真多达1.16亿个逻辑门,以合理的ASIC门计数标准衡量。可以将无限数量的DNVUF4A连接在一起,从而无缝地扩展此门数10亿或更多。门数估计数不包括驻留在FPGA架构中的嵌入式存储器和乘法器。 Virtex UltraScale FPGA资源的百分之一百(100%)可用于用户应用程序。 DNVUF4A通过使用Xilinx的20nm Virtex UltraScale系列FPGA来实现高栅极密度并允许快速的目标时钟频率。

技术参数

DNVUF4A使用高I / O数量的2892引脚倒装芯片BGA封装。在该封装中,VU440具有1404个I / O和48个GTH通道(16 Gb / s)。全部利用。在FPGA之间提供了丰富的固定互连(差分或单端)。所有FPGA到FPGA的互连都按LVDS布线,但可以降低频率单端使用。四个Virtex UltraScale FPGA的100%资源专用于用户应用程序。


l  四个Xilinx Virtex UltraScale FPGA(A2892):

O  VU440-3,-2,-1(最快到最慢)

O  116+百万个ASIC门(ASIC度量)

l  通过DNCPU板托管

O  通过iPASS电缆的8通道GEN3 PCIe

O  10/100 / 1000BASE-T以太网

O  USB 2.0

O  单机版

l  可以使用DNBC3_SODM204通过3个DNBC扩展连接器添加内存

O  DDR4(直接由DNBC3_DDR4托管)

O  DNSODM204_SSRAM1_8V

O  DNSODM204_QUADMIC(四个Mictor连接器)

O  DNSODM204_SE(移动SDRAM)

O  DNSODM204_USB(USB2.0物理层)

O  DNSODM204_DDR2_2GB

O  DNSODM204_DDR2_FAST

O  DNSODM204_QDRII +

O  DNSODM204_MICTOR_IO(双Mictor连接器)

l  每个FPGA上的高速接口:

O  QSFP +模块用于4个10 GbE或单个40 GbE

O  4个SFP +模块

l  DNTC(DINI收发器连接器),每个16通道。每个FPGA一个。每个能够支持:

O  16通道PCIe(GEN1 / GEN2 / GEN3)

O  CX4,以太网,XAUI,Infiniband

O  16个SFP +模块用于10 GbE

O  4个QSFP +模块用于40 GbE

O  16个USB3.0 / 2.0(A,AB,B)

O  16个串行ATA II(SATA II)

O  16倍SMA

l  TMB总线:现场FPGA和Config FPGA之间的预配置高速数据移动

O  FPGA和Config FPGA之间的5 GB / s DMA(带PCIe / USB /与主机PC的以太网连接)

l  全网状单通道GTH收发器互连

O  A<->B,A<->C,A<->D,B<->C,B<->D,C<->D

l  主总线(YMB),用于所有四个FPGA之间的总线互连

O  40个信号,单端

l  Marvell MV78200 Discovery Innovation双CPU [请参见DNCPU板]

O  1 GHz时钟

O  双USB2.0端口(B型连接器)

O  双Serial-ATA II连接器,用于2个外部硬盘驱动器(SATA II)

O  千兆以太网接口

-       10/100/1000 GbE(RJ45连接器)

O  SheevaTM CPU Core(符合ARM v5TE)

-       乱序执行

-       符合IEEE的单精度和双精度浮点

-       16位Thumb指令集提高了代码密度

-       DSP指令可提高信号处理应用程序的性能

-       MMU支持虚拟内存功能

-       双缓存:32 KB用于数据和指令,奇偶校验

-       L2缓存:每个CPU 512 KB统一L2缓存(总计1MB),受ECC保护。

O  1 GB外部DDR2 SDRAM

-       以128M x 64配置进行组织

-       400 MHz(带DDR的800 MHz数据速率)

O  RS232端口,用于终端式观察

O  配置后,两个CPU完全专用于用户应用程序

O  Linux操作系统

-       通过GPL许可提供的来源和示例(免费)

-       约15秒启动CPU

l  五个独立的低偏斜全局时钟网络和一个固定时钟

O  五个用于G0-G4的高分辨率,用户可编程合成器

-       Silicon Labs Si5326:2kHz至945 MHz

O  用户可以通过Marvell uP RS232,USB,PCIe或以太网进行配置

O  全球时钟网络以差分和平衡的方式分布

l  每个FPGA通过12个子卡连接器进行灵活的定制和堆叠

O  DNBC(DINI Bank连接器)扩展连接器

-       每个连接器一排

子卡(1到12个连接器)

将FPGA添加到FPGA互连(板间或板内)

-       连接器:非专有;一应俱全;便宜的

-       24对LVDS对+ 4个单端+时钟

52单端

O  使用源同步LVDS的所有信号上的700MHz

O  子卡设置的信号电压(+ 1.2V至+ 1.8V)

O  重启

O  随附的电源轨(带保险丝):

-       + 12V(最大24W),+ 3.3V(最大10W)

O  使用LVDS与子卡之间的引脚多路复用(最高10倍)

l  通过FPGA寄存器回读进行的非侵入式调试:DN_Readbacker

l  Mentor Flexras分区工具的模型

l  快速无痛的FPGA配置

O  USB,电缆PCIe,以太网,JTAG

O  USB记忆棒的独立配置

O  配置错误报告

O  加速配置回读以进行高级调试

l  RS232端口,用于基于嵌入式FPGA的SOC uP调试

O  可通过单独的2信号总线从所有FPGA访问

l  通过JTAG接口完全支持嵌入式逻辑分析仪

O  Vivado逻辑分析仪和其他第三方解决方案

l  状态FPGA控制的LED:

O  足够多的彩色LED可以融化奶酪。


公司名称:龙8游戏平台官方
公司地址:西安市雁塔区科创路168号西电科技园D座12楼12A
邮箱:sales@interwiser.com
网址:www.interwiser.com

在线咨询

联系电话

029-84508304

二维码